cmos设置图解

　　利用超cmos工艺，从提高集成度来间接提升pa效率

　　ultracmos采用了soi技术，在绝缘的蓝宝石基片上淀积了一层很薄的硅。类似cmos，ultracmos能够提供低功耗，较好的可制造性、可重复性以及可升级性，是一种易用的工艺，支持ip块的复用和更高的集成度。

　　与cmos不同的是，ultracmos能够提供与在手机、射频和微波应用领域普遍使用的gaas或sige技术相媲美甚至更好的性能。尽管ultracmos和phemt gaas都能提供相同级别的小信号性能并具有相当的网格通态电阻，但是，ultracmos能够提供比gaas或sige更优异的线性度和防静电放电(esd)性能。

　　对于更复杂的应用，如最新的多模式、多频带手机，选择合适的工艺技术更为关键。例如，在这些应用中，天线必须能够覆盖800～2200mhz的频段，开关必须能管理多达8路的大功率射频信号，同时还必须具有低插损、高隔离度、极好的线性度和低功耗。适当的工艺技术能够改善技术选项的可用性，进而改善天线和射频开关的性能，最终改善器件的总体性能。更重要的是，如果工程师在整个设计中采用同一工艺技术，能够获取更高的集成度。

　　例如，peregrine公司在ultracmos rfic方面的最新进展是推出sp6t和sp7t天线开关。这些符合3gpp的开关满足wcdma和gsm的要求，使得设计工程师可以在兼容wcdma/gsm的手机中使用一套射频电路，并且实现业界领先的性能。sp6t和sp7t天线开关采用了peregrine公司的har技术，实现了二次谐波为-85dbc、三次谐波为-83dbc、2.14ghz上的三阶交调失真(imd3)为-111dbm这样的优异指标。

　　在手机设计中两个最耗电的部分就是基带处理器和射频前端。功率放大器(pa)消耗了射频前端中的绝大部分功率。实现低功耗的关键是使射频前端中的其他电路消耗尽可能少的功耗且不影响pa的工作。在目前所用的选择中，带解码器的gaas开关吸纳的电流为600μa，但在典型的射频前端应用中，ultracmos sp7t开关只吸纳10μa的电流，因此，可以大幅降低射频前端的功耗，从而提高射频功率放大器的效率。

　　目前，采用cmos工艺制造射频功率放大器的公司包括：英飞凌、飞思卡尔、silicon labs、peregrine、jazz半导体等公司。

　　利用ingap工艺，实现功率放大器的低功耗和高效率

　　ingap hbt(异结双极晶体管)技术的很多优点让它非常适合高频应用。ingap hbt采用gaas制成，而gaas是rf领域用于制造rf ic的最常用的底层材料。原因在于：1. gaas的电子迁移率比作为cmos衬底材料的硅要高大约6倍；2. gaas衬底是半绝缘的，而cmos中的衬底则是传导性的。电子活迁移率越高，器件的工作频率越高。

　　半绝缘的gaas衬底可以使ic上实现更好的信号绝缘，并采用损耗更低的无源元件。而如果衬底是传导性的话，就无法实现这一优势。在cmos中，由于衬底具有较高的传导性，很难构建起功能型微波电路元件，例如高q电感器和低损耗传导线等。这些困难虽然可以在一定程度上得到克服，但必须通过在ic装配中采用各种非标准的制程来能实现，而这会增加cmos设备的制造成本。

　　ngap特别适合要求相当高功率输出的高频应用。ingap工艺的改进让产量得到了提高，并带来了更高程度的集成，使芯片可以集成更多功能。这样既简化了系统设计，降低了原材料成本，也节省了板空间。有些ingap pa也采用包含了cmos控制电路的多芯片封装。如今，在接收端集成了pa和低噪音放大器(lna)并结合了rf开关的前端wlan模块已经可以采用精简型封装。例如，anadigics公司提出的ingap-plus工艺可以在同一个ingap芯片上集成双极晶体管和场效应晶体管。这一技术正被用于尺寸和pae(功率增加效率)有所改进的新型cdma和wcdma功率放大器。

　　rf cmos pa与gaas pa的比较
\’
　　当前，大部分手机pa都是采用gaas和ingap hbt技术，只有一小部分采用的是rf cmos工艺制造。与gaas器件相比，rf cmos技术能够实现更高的集成度，而且成本也更低。

　　然而，并非所有消费电子产品的理想选择。例如无线网络和手机市场就被gaas pa所统治，因为它可以支持高频率和高功率应用，而且效率很高。另一方面，rf cmos pa则在蓝牙和zigbee应用领域占据主导地位，因为它一般运行功率更低，而且性能要求没有那么苛刻。

　　目前，对于高性能pa应用，gaas仍然是主要技术，只有它才能满足大部分高端手机和无线网络设备对性能的苛刻要求。 在集成度方面，如果要集成进收发器、基带和pa，那么，就需要采用一种新的硅工艺。然而，业界在这方面的趋势是继续让pa和收发器彼此分开，采用不同的封装，并以gaas来实现这样的集成。

　　sige有望超越gaas工艺占据主流

　　sige bicmos 工艺技术几乎与硅半导体超大规模集成电路(vlsi)行业中的所有新工艺技术兼容，包括绝缘体硅(soi)技术和沟道隔离技术。随着击穿电压和高性能无源部件集成技术的发展，sige 正逐渐渗透至传统的gaas领地—即手机功率放大器应用的领域。

　　一般来说，手机功率放大器必须能在高压下应对10:1的电压驻波比(vswr)，并能发送 28dbm(用于cdma手机)到 35dbm(用于gsm手机)的信号。为了制造出满足严格的手机技术要求的 sige 功率放大器，sige 半导体公司采用ft为 30ghz 的主流 sige 工艺，着眼于抢占过去由gaas功率放大器在击穿电压、线性性能、效率以及集成性能上所占有的优势。

　　采用sige技术的优势之一是提高集成度。设计人员可在功率放大器周围集成更多的控制电路，这样，最终的器件就更加节省空间，从而为集成更多无线功能的提供令了潜力。例如，采用 sige技术，设计人员就可以将功率放大器和 rf 电路集成在一起，却不会影响功率放大器的效率，从而延长手机电池的寿命。目前，采用sige技术推出射频功率放大器的公司包括：sige半导体公司、maxim、飞思卡尔、atmel等公司。利用sige bicmos制造工艺进行代工的供应商主要是ibm以及台积电(tsmc)。

　　如图1所示为可见，sige技术在射频器件上的应用已经跟rf cmos技术相当，有理由相信，下一步目标就是超越gaas技术而占据主流。

　　本文总结

　　随着多种无线通信标准在手持设备上的应用，只有进一步降低射频功率放大器的功耗，才能延长便携式设备的电池使用时间，从而获得更加的用户体验。本文通过对射频功率放大器所采用的三种主要工艺技术进行的简要比较，指出未来的发展趋势在于采用sige工艺技术来制造射频功率放大器，这是无线电电子系统设计工程师需要关注的技术趋势。

　　摘 要：针对目前通讯系统应用上对压控振荡器的片上集成、宽调谐、调幅、启动特性和功耗等提出的综合性要求，分析和设计了一种压控调频调幅振荡器，其延迟单元采用全差分结构，以消除共模噪声和增加延迟控制的灵活性；并利用交叉耦合的差分负阻和电流折叠的正反馈技术进行频率调谐，使之在宽频范围内具有常数振荡幅度。采用o．5μm cmos工艺进行spice仿真，结果表明振荡用具有34～197 mhz的宽调谐范围，并能保持常数振荡幅度，功耗仅10 mw，启动时间仅52 ns。系统还能在o．5～2．o v范围内进行良好的线性调幅。

　　射频振荡器是仪器仪表、自动控制和通讯系统等领域广泛使用的基本模块，是构成时钟恢复、频率合成等系统的核心电路。通常用无源元件lc，隧道二极管、双基极二极管(单结晶体管)、雪崩双极型晶体管来设计，但它们都与标准的cmos工艺不兼容。固然lc振荡器有良好的稳定性和相位噪声性能，振荡频率可达微波 l带至c带，但调谐范围不大，而且不易于在当前主流cmos工艺下进行片上集成。因而采用电流折叠的正反馈技术设计了一个全差分cmos环形压控振荡器 (vco)。该振荡器在调谐时具有常数振荡幅度，并具有良好的线性调频调幅性能。

　　1 振荡器的工作原理及其全差分实现

　　1．1 振荡器的工作原理

　　振荡器是一种不需要外部信号激励，能够将自身的直流能源转换为周期性输出信号的电路。振荡条件由式(1)barkhausen准则决定。

　　可见系统能够产生振荡的基本条件是环路增益t(ω)>1，环路相移为360°。大部分应用要求振荡器是可调谐的，理想压控振荡器的控制函数如式(2)所示。

　　式中：ωo是对应控制电压vcont=0时的振荡频率；kvco为vco的增益或者灵敏度。环形振荡器的工作原理：使得环路传输函数仅在一个频率点上满足barkhausen准则，从而对延迟单元的设计提出了较高的要求。

　　1．2 振荡器的全差分实现

　　延迟单元的结构和数目应根据对振荡器速度、功率、噪声性能等要求进行选择。鉴于单端延迟单元的延迟时间轻易受到电源电压噪声和衬底耦合噪声的干扰，采用全差分结构，可以在较大程度上抑制这类共模噪声，如图1所示。

　　图1的第一个模块是调频调幅控制单元，主电路采用4级全差分延迟单元，所以前三级采用反相连接，最后一级采用同相连接，以满足barkhausen准则。而且避免了单端反相延迟单元不能采用偶数级数的缺点。控制单元送出两个控制电压控制延迟单元的尾电流mos管栅源电压，从而实现频率和幅度调节。

　　2 电路设计

　　2．1 采用电流折叠的正反馈延迟单元

　　基于上述考虑，采用全差分单元来实现信号延迟，延迟时间决定于时间常数rc，若直接调节负载电阻进行频率调谐，伴随的是振荡信号幅度随频率的变化而变化。一种解决的方法是采用复制偏置技术，它同时调节负载电阻和尾电流的大小，使振荡信号幅度近似不变。缺点是需要增加一个运算放大器，且其带宽必须大于频率变化的带宽，这样增加了芯片面积和设计难度。采用的是电流折叠正反馈延迟单元，它不需要使用运算放大器，如图2(a)所示。

　　这里在差分对的基础上并进交叉耦合对，轻易证实，该耦合对的小信号等效阻抗为-2／gm的负阻。只要这个负阻尽对值大于负载电阻，则差分对的负载电阻还是正阻抗，而该正阻抗可通过调节交叉耦合对的偏置电流来改变其阻值，从而改变延迟，但会导致负载电阻上的最大电流发生变化。因此在调谐方案的设计上采用差分电压控制，同步向相反方向调节差分对尾电流，这样两个尾电流之和是一个常数，从而实现了频率调谐时的常数振荡幅度。控制上采用电流折叠结构．折叠到调频调幅控制单元，由该单元实现尾电流的同步调节。

　　2．2 调频调幅控制单元电路

　　调频调幅控制单元的作用是提供频率调谐功能，并保证调谐时的常数振荡幅度。如图2(b) 所示，固定基准电流时，通过pmos镜像的镜像电流也保持恒定，从而使得外部差分压控信号输进后，控制单元的差分对管电流发生变化，但总电流保持恒定，并利用栅漏短接的nmos将这一电流转换为控制电压，从而保持了延迟单元调谐时的常数振荡幅度。鉴于振荡器应用的广泛性和差异需求，同时振荡幅度的增加可以进步相位噪声，因此这一控制单元设计上的优点还在于可以通过调节幅度控制输进端来调节振荡信号的幅度。

　　3 系统仿真

　　对整个系统在tanner环境下利用tspice工具和0．5／μm cmos工艺库进行仿真。图3是2．5 v幅度控制电压和1．o v差动电压下差分振荡输出信号。仿真结果表明，起振时间仅52 ns，输出信号摆幅1．0 v，振荡频率66．25 mhz，功耗仅10 mw。

　　通常环振频率调谐范围在3倍以内，仿真表明振荡器在差分控制电压-1．6～ 1．6 v范围内和2．5 v幅度控制电压下具有163 mhz约6倍(34～197 mhz)的宽调谐范围，并具有1．0 v的常数振荡幅度，幅度偏差小于50 mv，如图4(a)所示。保持差分调频控制电压、调幅控制电压和振荡信号的幅度具有图4(b)所示的压控调幅曲线。表明在2．0～4．0 v调幅控制电压下，具有较好的线性调幅特性，可在0．5～2．0 v之间线性调幅。

　　4 结 语

　　设计的基于电流折叠的全差分压控调频调幅振荡器在o．5μm cmos工艺下的spice仿真结果表明，振荡用具有较大的频率调谐范围和调幅范围；压控频率调谐增益和压控调幅增益的线性度都较好；电路功耗较低，仅 10 mw；不需要电感和电容元件，便于cmos工艺下的片上集成，并极大地减小了芯片面积。

　　摘要：在数／模混合集成电路设计中电压基准是重要的模块之一。针对传统电路产生的基准电压易受电源电压和温度影响的缺点，提出一种新的设计方案，电路中不使用双极晶体管，利用pmos和nmos的阈值电压产生两个独立于电源电压和晶体管迁移率的负温度系数电压，通过将其相减抵消温度系数，从而得到任意大小的零温度系数基准电压值。该设计方案基于某公司0.5μm cmos工艺设计，经hspice仿真验证表明，各项指标均已达到设计要求。

　　电压基准是混合信号电路设计中一个非常重要的组成单元，它广泛应用于振荡器、锁相环、稳压器、adc，dac等电路中。产生基准的目的是建立一个与工艺和电源电压无关、不随温度变化的直流电压。目前最常见的实现方式是带隙(bandgap)电压基准，它是利用一个正温度系数电压与一个负温度系数电压加权求和来获得零温度系数的基准电压。但是，在这种设计中，由于正温度系数的电压一般都是通过晶体管的be结压差得到的，负温度系数电压则直接利用晶体管的be 结电压。由于晶体管固有的温度特性使其具有以下局限性：

　　(1)cmos工艺中对寄生晶体管的参数描述不十分明确；

　　(2)寄生晶体管基极接地的接法使其只能输出固定的电压；

　　(3)在整个温度区间内，由于vbe和温度的非线性关系，当需要输出精确的基准电压时要进行相应的曲率补偿。

　　为了解决这些题目，提出一种基于cmos阈值电压的基准设计方案。它巧妙利用pmos和nmos阈值电压的温度特性，合成产生与温度无关的电压基准，整个电路不使用双极晶体管，克服了非线性的温度因子，并能产生任意大小的基准电压值。

　　1 传统带隙电压基准电路

　　图1为典型带隙基准的原理示意图。

　　假设r1=r2，根据运算放大器两输进端电压相等的原则，可以得到va=vb，又vbe1-vbe2=vtlnn，因此输出电压为：

　　vbe在室温下的温度系数约为-2．0 mv／k，而热电压、vt在室温下的温度系数约为0．085 mv／k。公道设置r2，r3和n的值，可以得到零温度系数的基准电压。

　　但是，由于前述有关晶体管温度特性的缺陷，使得实际设计中会存在很多困难。鉴于此，将对传统带隙基准进行改进，基于mos阈值电压设计一款零温度系数的基准电路。

　　2 新型电压基准电路

　　2．1 mos器件的温度特性

　　对长沟道mos器件而言，其工作区域可划分为饱和区和线性区。

　　饱和区的工作电流为：

　　式中：cox为单位面积的栅电容；pn为电子的迁移率；w，l为栅的宽和长；vtn为nmos的阈值电压。在式(3)和式(4)中，有两项与温度相关的参数：阈值电压vtn以及迁移率μn。

　　阈值电压与温度关系式为：

　　式中：vt(tnom)是标称温度下的阈值电压；kt1是阈值电压的温度系数；kt1l是阈值电压的沟道调制系数；kt2是阈值电压的衬偏系数。从该式可以看出，阈值电压和温度呈线性关系。

　　相反，迁移率卢n与温度呈非线性的函数关系，表达式为：

　　式中：μn(tnom)为标称温度下的迁移率；ute为μn的温度系数，典型值一般在-2．0～-1．5之间。由于迁移率弘n是温度的非线性函数，所以很难利用mos特性产生精确的基准电压。一种方法是利用晶体管产生ptat电压进行补偿。但是，ptat电压恒定的温度系数使得基准电压只能在一个固定的温度点上产生零温度系数的基准电压。因此，在该设计中，为了克服迁移率非线性的影响，通过两个分别与pmos和nmos阈值电压成正比的电压相减而进行抵消。

　　2．2 设计原理

　　图2为该基准电路的设计原理图。

　　如图2所示，首先产生两路分别与pmos和nmos阈值电压成正比的电压vp和vn，通过设置公道的系数k1，k2，使得两者的温度系数相抵消，从而得到低温度系数或零温度系数的基准电压。产生的基准电压表达式如式(7)所示：

　　并且该电压值可以根据要求进行设置。

　　图3为该设计原理的模块示意图。模块1为电压vp的产生电路；模块2为电压vn的产生电路；vp与vn再通过模块3所示的减法器电路进行相减，使得两者的温度系数相抵消，从而得到零温度系数的基准电压vref。

　　2．3 基于pmos阈值电压产生vp电路设计

　　如图3中模块1所示，vp是由pmos管mp1，mp2产生的一个随温度变化的线性电压。运放a1使mp2的漏极电压即是va，通过适当调整r1和r2阻值，使得mp1工作在饱和区，mp2工作在线性区。电路中mp1与mp2形成正反馈，而r1与r2形成负反馈，且负反馈的作用大于正反馈。可以看出，在产生线性电压vp的过程中，当vp为0时，流过mp1，mp2电流为0，即存在一个零点。所以增加mos管mp3作为启动管，通过给mp3的源端提供一个启动电压vst1来使其脱离零点，进进正常工作。当vp=0 v时，mp3导通，并向mp1灌人电流，使得mp1的源极电压升高，从而运放a1开始工作。当正常工作后，mp3关断，降低功耗。由于启动电压vst1并没有精确的要求，所以可以直接从输进电压分压得到。

　　从图3中模块1中分析可以得到，经过mp1，mp2的电流分别为：

　　从结果可以看到，迁移率μn对电压vp的影响已经被消除；vp是vtp的线性函数，并且vp／vtp仅由mp1，mp2的宽长比和r1，r2的阻值决定。根据式(5)中vt和温度之间的线性关系可得，vp也是随温度线性变化的电压值。图4所示的是hspice的仿真波形，从图中可以看出，当温度从-40℃ 变化到125℃时，vp随温度线形变化。

　　2．4 基于nmos阈值电压产生vn电路设计

　　如图3中模块2所示，vn是由mn1，mn2产生的一个随温度变化的线性电压。与vp产生电路不同的是，通过公道设置r3，r4的值，使得mn1与mn2都工作在饱和区。mp4为启动管，它使得电路尽快摆脱零点进进正常工作，然后自行封闭。经过mn1和mn2的电流分别为：

　　式中：vtn为mn2的阈值电压；vtno为vsb=0的阈值电压。

　　同样暂时假设运放a2不存在失调，则：

　　由式(17)可知，vn仅为阈值电压的函数，并且，忽略体效应对vn的影响，vn仍然可以看作是温度的线形函数。图5所示的是hspice的仿真验证波形，同样，从图中可以看到，当温度从-40℃变化到125℃时，vn亦随温度线形变化。

　　2．5 减法器电路设计

　　从式(12)、式(17)可以看出，vp与vn均为负温度系数，所以可以通过vp与vn相减得到一个近似零温度系数的基准电压。减法器的电路设计如图3中模块3所示。从图中可以得到，减法器的传输函数为：

　　通过公道设置(1 r5／r6 r5／r7)可以抵消vp与vn的温度系数，而r7／r5可以用来设置设计者需要的基准电压值。可见，通过这种方式设计的基准电压不一定是一个固定的1.25 v电压，而是可以通过调整r7和r5的阻值来达到设计者需要的基准电压。

　　2．6 运放设计

　　为了进步基准电路的特性，设计电路中的运放a1，a2，a3均采用折叠式的共源共栅结构，具有很高的电压增益与宽的线性区间，保证了较高的基准精度与较大的调整空间，电路结构如图6所示。在输出端采用一个：pmos源跟随器m14以进步运放的输出摆幅。经hspice仿真验证，该运放开环增益105 db，cmrr和psrr均在150 db以上，保证了较好的电源特性和共模特性，仿真波形如图7所示。

　　由于工艺及实际生产中存在偏差，运放通常会受到输进“失调”的影响。假设失调电压为vos，以a1为例，原来的式(10)与式(12)变为：

　　由于vos1《vtp，所以含有vos1的多项式的值也很小，其对于vp的影响也小。同理对a2，a3，式(17)，式(18)变为：

　　同样，由于vos2《vtn，vos3《vp，所以a2，a3的失调电压对于vn和vref的影响也很小，并且，其对于vref的作用还可以通过r7／r5来补偿。

　　3 电路设计

　　基于上面分析，该电路基于某公司0.5 μm工艺设计，表1所示的是图3中部分器件的设计参数。

　　为了减小运放的失调电压，mp1，mp2对和mn1，mn2对均采用相同的宽度以确保较好的匹配性。另外，由式(11)、式(16)分析可以看出，阈值电压也需要一定的匹配，因此设计中使用一些大尺寸的器件，并在版图中将它们放置在相邻的位置，以消除失调。

　　4 结 语

　　依据cmos阈值电压和温度的线性关系，利用阈值电压产生两个独立于电源电压和晶体管迁移率的负温度系数电压vp和vn，通过将其相减，抵消温度系数，从而得到任意大小的基准电压值。设计电路中不涉及双极晶体管，从而避免了其带来的温度影响。电路基于某公司o．5 μm cmos工艺设计，利用hspice进行仿真验证，各项指标均已达到设计要求，并已成功应用于一款高精度的adc电路中，且实际测试结果与设计值吻合，验证了该方案的正确性与可行性。目前正在将其应用于锁相环等电路中，使该基准电路得到更广泛的应用。

　　引 言

　　在过往几年中，便携式无线通讯系统市场得到了快速增长，因而大大增加了对小型、轻便、便宜和更高性能的便携式无线器件的需求。同样，这种需求也驱动ic设计者改进系统结构和电路的拓扑结构。设计射频接收机ic的指标是：低功耗、高灵敏度、宽动态范围，同时尽量减少电路中片外无源组件的数目来降低本钱。

　　cmos技术很长时间以来一直是数字电路的主要器件&然而随着栅极长度的不断缩小，cmos在射频集成电路（rfics）中的应用也越来越得到人们的重视。截止频率ft是射频集成电路中的重要参数，cmos器件尺寸的按比例缩小可以大大进步截止频率。随着器件尺寸的缩小，电路消耗的电流也逐渐减小，因此，射频接收机几个主要组件，如低噪声放大器lnas、混频器、压控振荡器（vcos）等，正在逐渐用cmos技术实现。采用cmos技术实现的电感、电容等无源元件的q值性能的进步也使cmos成为射频应用的可行方案。

　　本文主要讨论目前无线装置中接收机的几种典型结构，接收机的工作特性和其主要参数，最后先容cmos射频接收机芯片的最新研究成果和未来射频接收机设计的发展趋势。

　　接收机的结构

　　这部分描述了三种常见接收机结构：外差式接收机、零差式接收机和象频干扰抑制接收机（imagereject receivers），这三种结构有各自的优点和缺点。当设计一个射频接收机电路时，结构选择的主要标准为，复杂性、本钱、功耗和外部组件的数目等。在过往，外差式结构主要用于设计便携式设备，然而，随着ic制程和技术的进步，其他的方法，如零差式结构，也已成为解决设计困难的可靠的解决方法。

　　外差式接收机

　　外差式接收机结构的简单框图，如图1所示。从天线进来的射频信号首先通过带通滤波器滤除不需要的带外的信号。然后经过低噪声放大器（lna），lna可以抑制来自后级的噪声。lna的输出信号由象频干扰抑制滤波器来滤除象频干扰。输出的信号在被混频器解调到中频前，会有一个来自希看的信道信号的两个中频的偏差。因此，在通过解调和检测来恢复信号前，用信道选择滤波器在中频进行信道的选择。

　　然而，这种单中频电路会导致比较严重的灵敏度和选择性之间的折衷。假如中频足够高，产生的映像信号会与所期看得到的信号偏离很大，并且轻易被带通滤波器的截止特性所抑制。然而，通道选择滤波器要求很高的品质因数q（q定义为中心频率与3db带宽的比值），而设计具有较高q值的滤波器比较困难。假如中频较低，信道选择会有比较宽松的要求，但是获得适当的映像压缩会变得比较难。图2显示了高中频、低中频的困难。

　　实际上，经常采用多级中频混频器来缓解灵敏度与选择性之间的矛盾。例如，在一个双中频外差式接收机中，射频信号首先下变频成一个足够高的中频信号使得可以比较轻易获得映像的压缩。然后，经过第二级变频得到比第一级中频信号低的第二级中频来满足信道的选择性要求。

　　零差式接收机

　　在零差式接收机或直接变频接收机中，进来的射频信号经过与具有相同高的振荡器的输出频率混频，直接变频成基带信号（零频）。得到的基带信号经过低通滤波器选择所期看的信道信号。零差式接收机的结构框图如图3所示。

　　零差式接收机的主要优点是，进来的射频信号没经过中频级而直接被下变频成基带信号（零频），而没有映像题目；另一个优点是它的简单性。由于零差式接收机不要求任何高频带通滤波器，而超外差式接收机为了得到适当的选择性，经常需要片外高频带通滤波器，因此零差式接收机需要的外部元件较少。然而，零差式接收机的实现题目比较突出。其主要缺点是，当来自振荡器的泄漏与本地振荡器的信号相混频时，就会使混频器的输生产生严重的支流偏差。这样会使后面几级产生饱和，影响信号的正常检测过程。由于混频器的输出是一个基带信号，很轻易被混频器的闪烁噪声破坏，尤其进来的射频信号比较弱时。

　　象频干扰抑制接收机

　　尽管外差式接收机中的映像可以通过用象频干扰抑制滤波器滤除信号来得到抑制，象频干扰抑制滤波器必须工作在高频状态，滤波器需要较好的截止特性，尤其在较低中频的系统中使用时。正如前面所讲，这样对象频干扰抑制滤波器的品质因数提出了严格要求。为了简化接收机的设计，采用象频干扰抑制结构。

　　一种类型的象频干扰抑制接收机是hartley结构，模块结构框图如图4所示。射频信号首先与本地振荡信号的正交位移相混频。用一个低通滤波器滤波后，得到信号中的一个被相移90度。因此，两个终极信号相加取消了映像带，得到所期看的信号，然而，二者的差移走期看频带而选择象频干扰。这种结构的主要缺点是接收机受本地振荡器信号的相位误差的影响很大，引起取消象频干扰不完整。而且，在hartley结构的实现时，由于制程变化而引起的两个信道的电阻和电容的失配，影响了取消象频干扰的过程。

　　另一种类型的象频干扰抑制接收机是weaver结构，如图5所示。

　　weaver结构与hartley结构十分相近，但在其中一个信号路径的ft度相移由两个信号通道的混合所代替。与hartley接收机十分相似，假如两个本地振荡器信号的相位差不是恰好90度，象频干扰将得不到完全的抑制。

　　接收机的工作特性

　　为了更好的理解射频接收机系统的设计选择，一些标准参数用来*价在相应应用中接受机的性能。对于所有的集成电路而言，除了功耗，一个射频接收机由灵敏度和动态范围来表现其性能。描述接收机灵敏度的一个参数是最小可检测信号（mds）。它与系统的带宽和接收机的噪声有关：

　　mds（dbm）=-174dbm 10logbw nf snr

　　式中bw代表整个系统的带宽。nf是接收机噪声系数，定义为输出端总噪声与由激励源在输出端产生的噪声的比值。snr是信噪比，在解调器或检测器的输进来获得一个可接受的位错率，典型值为10-3。

　　关于接收机的动态范围，有两种动态范围的定义：无寄生动态范围（spurious-free dynamic range，sfdr）和模块化动态范围（blocking dynamic range，bdr），如图6所示。sfdr是从噪声基数到产生互调积即是噪声功率的输进功率的一段输进信号范围，而bdr是从噪声基数到1db压缩点p-1db的一段输进功率范围。互调积是由接收机组件的非线性引起的不需要的谐波，如低噪声放大器和混频器的非线性引起的谐波失真。在大多数射频接收机中，三阶交调点（ip3）是基本频率组件增益曲线与三阶谐波增益曲线的交点。在零拍系统中，偶数阶失真是非常严重的fe1，二阶交调点（ip2）也被具体说明。1db增益压缩点对应于线性增益压缩到1db时的输进功率。上面的参数之间的相互联系可以由下面方程给出：

　　因此，整个接收机的动态范围由每一个单个的组件的噪声系数和互调交点确定。例如，一个有三cascade级的系统的cascade噪声系数和交点可以由下面两个方程计算得到：

　　式中avi代表第i级的增益，nfi表示第i级的噪声系数，iip3i代表第i级的三阶交调点。

　　射频接收机集成电路

　　如前所述，过往大部分蜂窝式无线电话采用超外差式结构。然而，尽管零拍式接收机的结构简单，但是由于其直流偏移量的题目很少被采用。由于一些新出现的应用要求，特性和功能与过往的要求不同，零拍式结构和一些其它的结构正在变得更加利于实际的制作。在这部分，主要讨论最近发表的三种不同的射频接收机集成电路的例子。

　　第一个例子是一个2ghz宽带wcdma接收机。它是直接变频接收机，结构框图如图8所示。

　　与调制方案（如二进制频移键控）不同，直流切口（dc notch）不能应用于wcdma便携式系统中。然而，由于采用伪随机的顺序进行扩频操纵，一个信息位的损失在一个周期上仅为一个均匀数，所以这样一个宽带扩展频谱系统对直流组件的取消并不敏感。正如图8中所示整个基带电路带有伺服系统反馈环，因此直流偏置并没有被取消。双边带噪声系数为5.1db，iip3和iip2分别为-9.5db和b= 38db。整个接收机的工作电压是2.7v，工作电流是128ma。

　　第二个例子是一个双频带cmos接收机。它采用了weaver象频干扰抑制结构，工作在900mhz和1.8ghz频带。图9显示了该接收机的结构框图。从图9中我们可以看到，它利用象频干扰抑制接收机输出信号的相加和相减来选择信号频带高于中频还是低于本地振荡器的频率。采用双工机的两个分立的设置、lna 和第一级中频混频器来获得两个不同的信号工作频带。频带选择控制有效的降低了功耗。第一级中频混频器的输出经过两个带通滤波器滤除不需要的信号，第二个混频器产生i和q基带输出。带选择控制通过相加或相减，选择所希看得到的信号。由于第一级的中频在900mhz和1.8ghz之间，在映像和有用信号之间的900mhz的带宽答应对映像进行实质的抑制。该接收机的性能参数：在900mhz时，噪声系数4.7db，iip3为8db；在1.8ghz时， 噪声系数4.9db，iip3为6dbm。工作电压3v时， 整个接收机的功耗是75mw。

　　第三个例子是一个采用最小均匀平方（lms）校准技术的象频干扰抑制结构接收机，该接收机采用weaver结构，工作在2ghz频带。接收机的组成框图如图10所示。

　　该种类型接收机采用了增益和相位校准电路，如图10所示。结构中的lms适应电路可以调整第二级变频的增益和相位，而不影响射频混频器或第一级的本地振荡器。进行校准时，在射频输进端口加一个镜象信号，调整系数w1、w2直到y（t）即是零。该接收机的性能参数：在2ghz时，噪声系数5.2db，iip3为-17db。工作电压2.5v时，整个接收机的功耗是55mv。

　　图10 采用最小均匀平方校准技术的象频干扰抑制接收机的简单框图

　　未来的射频接收机

　　随着新的无线标准的引进，如蓝牙标准和3g标准，未来的射频接收机不仅需要处理声音信号，而且需要以较高的比特率来处理大量的数据信号。为了满足这些新应用的要求，要求接收机具有高性能和更高的精确度，这样给射频接收机的设计带来很多挑战。人们希看在同一芯片上具有集成多种标准的功能，这就要求来用具有本钱效益，同时具有更高的集成度的方式采设计多标准、多频带接收机。正如前面的讨论和射频接收机集成电路的例子看到的一样，减小片外组件的数目和芯片的面积需要做很多工作，并且正在努力对接收机的结构和电路拓扑结构进行新的创新来达到上面的目标。

　　与当前高频领域中的iii-v族、sige电路相比，cmos充分利用si技术的成熟、低本钱特性，具有本钱低、集成度高、技术成熟等特点。cmos技术在保持系统性能不变的同时，降低高频系统的设计制作本钱，因此正在得到广泛研究和应用。

　　　　　通过电源维修的学习，阿king已经知道电源故障会使电脑 出现不能启动、工作不稳定的问题。但是，阿king不明白为何有时即便是电源工作正常，同样也会出现相同故障的道理，于是他找到师傅并急于了解其中的缘由。说来也巧，师傅也正准备讲解有关的内容，于是阿king便安静地坐在一边，仔细地倾听起来。

　　当电脑出现运行不稳定、通电后不能启动等现象时，如果排除了电源、内存以寂卷件病毒等因素引发故障的可能性以后，接下来就需要检查cpu是否有问题了。由cpu造成的故障表现虽然是多种多样，但箹奚起来也无外乎频繁死机、开机自检显示的工作频率洗复变化、因超频过度而无法开机，以及系统加电后没有任何反应等几种方式。当然，应对的办法也都不尽相同，下面我们将分别加以介绍：

　　1．频繁死机

　　这种故障现象比较常见，主要原因一般是由散热系统工作不良、cpu与插座接触不良、bios中有关cpu高温报警设置错误等造成的。采取的对策主要也是围绕cpu散热、插接件是否可靠和检查bios设置来进行。例如：检查风扇是否正常运转（必要时甚至可以更换大排风量的风扇）、检查散热片与cpu接触是否良好、导热硅脂涂敷得是否均匀、取下cpu检查插脚与插座的接触是否可靠、进入bios设置调整温度保护点等。

　　2．开机自检显示的工作频率不正常

　　具体的表现为开机后cpu工作频率降低，屏显“defaultscmossetuploaded”的提示，在重新设置cmos

　　中的cpu参数之后，系统可恢复正常显示，但故障会再次出现。产生这种情况与cmos电池或主板的相应电路有关。遇此故障可遵循先易后难的检修原则，首先测量主板电池的电压，如果电压值低于3伏特，应考虑更换cmos电池。假如更换电池没多久，故障又出现，则是主板cmos供电回路的元器件存在漏电，此时需将主板送修。

　　3．超频过度造成的无法开机

　　过度超频之后，电脑启动时可能出现散热风扇转动正常，而硬盘灯只亮了一下便没了反应，显示器也维持待机状态的故障。由于此时已不能进入bios设置选项，因此，也就无法给cpu降频了。遇到这种情况的处理方法有两种：

　　（1）打开机箱并在主板上找到给cmos放电的跳线(一般都安排在钮扣电池的附近)，将其设置在“cmos放电”位置或者把电池抠调，稍微等待几分钟时间后，再将跳线或电池复位并重启电脑即可。

　　（2）现在较新的主板大多具有超频失败的专用恢复性措施。比如：可以在开机时按住insert键不放，此时系统启动后便会自动进入bios设置选项，随后即可进行降频操作。而在一些更为先进的主板中，还可在超频失败后主动“自行恢复”cpu的默认运行频率。因此，对于热衷超频而又缺乏实际操作经验的普通读者来说，选择带有“逐兆超频”、“超频失败自动恢复”等人性化功能的主板，会使超频cpu的工作变得异常的简单轻松。

　　索尼开发出2款“下一代”cmos传感器，包括一款视频码率达120fps的1770万像素cmos，和一款1240万像素背照式cmos。

　　据报道，索尼的1770万像素cmos能够“同时转换多个像素的信号”，因此与现有传感器相比，其信号转换时间最多可减少75%。新款传感器的处理速度达到34.8gbps，是现有传感器的5倍。视频码率可达120fps。同时经过重新设计的回路能将耗电量控制在一定范围内。

　　此外，索尼还发布了一款用于便携数码相机的1/2.3\” 1240万像素背照式cmos传感器imx078c qk。其像素元尺寸为1.55um，全分辨率尺寸下连拍速度达42fps，并支持拍摄1920×1080@60fps全高清视频。

　　佳能550d仍是目前最剽悍的入门单反机皇，其cmos规格、视频拍摄能力，屏幕画质以及测光系统在入门单反相机中出类拔萃。佳能550d(18-55mm镜头)适合不同人群使用。

　　佳能550d在继承3位编号eos数码单反相机系列优良体系的同时，为实现更高的影像画质和舒适的操控感，得到了进一步的进化，其搭载了佳能自行研发生产的新型cmos图像感应器，并导入了集成度更高的全新cmos制作工艺，使单个像素实现4.3×4.3微米尺寸，进而到达了约1800万的高有效像素，可实现高精细的图像表现。影像处理方面，采用了高性能的digic 4数字影像处理器，能够通过4通道从cmos图像感应器读取庞大的影像数据并进行高速处理。

　　在不断进化的cmos图像感应器以及digic 4的作用下，佳能eos 550d拥有更高的图像处理力，达到了iso 100-6400的常用iso感光度范围，可实现低噪点且高iso感光度的拍摄。另外，使用iso感光度扩展功能，可将iso感光度扩展至iso 12800，丰富了可选择的拍摄领域。550d中搭载的图像感应器是佳能自行研发生产的aps-c规格，有效像素约1800万的新型cmos图像感应器，采用了集成度更高的全新cmos制作工艺，使单个像素实现4.3×4.3微米尺寸，从而到达了约1800万的高有效像素。该新型cmos图像感应器采取了4通道数据读取方式，无论是静止图像还是短片，约1800万有效像素的庞大数据都能够以高速进行读取。

　　佳能550d采用了长宽比为3:2的3.0″清晰显示宽屏液晶监视器，由于550d所拍摄图像的长宽比为3:2，因此能够通过整个背面液晶监视器全屏显示拍摄的图像。此外，在背面液晶监视器表面采用了防反射构造，可确保良好的可视性，机身背面操作按钮的大型化设计，以及按钮上相应的功能名称，提高了相机的操控性以及可识别性。

　　[产品报价]:佳能550d 4979元（带正规发票）

　　海洋光学研发了一种低成本，高性能的基于 cmos(互补金属氧化物半导体)传感器的光谱仪。该光谱仪特别适宜于嵌入 oem 设备中。虽然 sts 的体积很小，只有40mm x 42mm x 24mm，但是它的功能表现丝毫不逊于大型系统。主要特色：低杂散光的全光谱分析、高信噪比(>1500:1)和典型1.5纳米 (fwhm) 光学分辨率。sts 是可见-近红外光谱应用的理想选择，诸如对 led 的光谱光度及颜色测量和样品的透射、吸收测量。并且它还是 oem 应用的理想选择，特别是需要在线监视一条或多条光谱线，又需要高重复性、稳定性的结果的应用环境中。

　　sts 光谱仪有350-800纳米和650-1100纳米两种标准配置。大批量的 oem 客户还能自订波长范围，入射孔径和其他光学配件。与其他微型光谱仪不同的是，sts 自带有内嵌的光闸以实现暗背景测量。单独定价的操作软件提供了包括光闸控制等全方位的光谱采集与分析功能。客户也可以根据需要来订制 sts 操作软件。

　　sts 的核心是一个1024像素的 cmos 探测器，它位于一个交叉结构的 czerny turner 光具座内。该光具座的不同之处在于其特别设计的准直镜和聚焦镜，以及每毫米600条刻线密度的光栅。其光学设计和先进的 cmos 探测器提升了 sts 的性能，使之与昂贵的大型光谱仪相比毫不逊色。例如，sts 拥有14位 a/d，功耗仅为0.75w，通过定制的入射孔径，完全能够实现小于1.0纳米(fwhm)的光学分辨率。 这也是 sts 如此吸引人的原因所在。

　　自从上世纪60年代末期，美国贝尔实验室提出固态成像器件概念后，固体图像传感器便得到了迅速发展，成为传感技术中的一个重要分支，它是pc机多媒体不可缺少的外设，也是监控中的核心器件。互补金属氧化物半导体（cmos）图像传感 器与电荷耦合器件（ccd）图像传感器的研究几乎是同时起步，但由于受当时工艺水平的限制，cmos图像传感器图像质量差、分辨率低、噪声降不下来和光照灵敏度不够，因而没有得到重视和发展。而ccd器件因为有光照灵敏度高、噪音低、像素少等优点一直主宰着图像传感器市场。由于集成电路设计技术和工艺水平的提高，cmos图像传感器过去存在的缺点，现在都可以找到办法克服，而且它固有的优点更是ccd器件所无法比拟的，因而它再次成为研究的热点。 

　　70年代初cmos传感器在nasa的jet pro pulsion laboratory(jpl)制造成功，80年代末，英国爱丁堡大学成功试制出了世界第一块单片cmos型 图像传感器件，1995年像元数为（128×128）的高性能cmos有源像素图像传感器由喷气推进实验室首先研制成功[1]，1997年英国爱丁堡 vlsi version公司首次实现了cmos图像传感器的商品化，就在这一年，实用cmos技术的特征尺寸已达到0.35mm，东芝研制成功了光敏二极管型aps，其像元尺寸为5.6mm×5.6mm，具有彩色滤色膜和微透镜阵列，2000年日本东芝公司和美国斯坦福大学采用0.35mm技术开发的 cmos-aps已成为开发超微型cmos摄像机的主流产品。 

　　2 技术原理 

　　ccd型和cmos型固态图像传感器在光检测方面都利用了硅的光电效应原理，不同点在于像素光生电荷的读出方式。cmos图像传感器芯片的结构 [2]如图1所示。典型的 cmos像素阵列[3]，是一个二维可编址传感器阵列。传感器的每一列与一个位线相连，行允许线允许所选择的行内每一个敏感单元输出信号送入它所对应的位线上（图2），位线末端是多路选择器，按照各列独立的列编址进行选择。根据像素的不同结构[4]，cmos图像传感器可以分为无源像素被动式传感器（pps）和有源像素 主动式传感器（aps）。根据光生电荷的不同产生方式aps又分为光敏二极管型、光栅型和对数响应型，现在又提出了 dps(digital pixel sensor)概念。

　　pps[4,5]出现得最早，结构也最简单，使得cmos图像传感器走向实用化，其结构原理如图3所示。每一个像素包含一个光敏二极管和一个开关管 tx。当tx选通时，光敏二极管中由于光照产生的电荷传送到了列线col,列线下端的积分放大器将该信号转化为电压输出，光敏二极管中产生的电荷与光信号成一定的比例关系。无源像素具有单元结构简单、寻址简单、填充系数高、量子效率高等优点，但它灵敏度低、读出噪声大。因此pps不利于向大型阵列发展，所以限制了应用，很快被aps代替

光敏二极管像素单元[6]如图4所示。它是由光敏二极管，复位管m4，源跟随器m1和行选通开关管m2组成，此外还有电荷溢出门管m3，m3的作用是增加电路的灵敏度，用一个较小的电容就能够检测到整个光敏二极管的n 扩散区所产生的全部光生电荷，它的栅极接约1v的恒定电压，在分析器件工作原理时可以忽略将其看成短路。电荷敏感扩散电容用做收集光生电荷。复位管m4对光敏二极管和电容复位，同时作为横向溢出门控制光生电荷的积累和转移。源跟随器m1的作用是实现对信号的放大和缓冲，改善aps的噪声问题。源跟随器还可加快总线电容的充放电，因而允许总线长度增加和像素规模增大。因此，aps比pps具有低读出噪声和高读出速率等优点，但像素单元结构复杂，填充系数降低，填充系数一般只有20%到30%。它的工作过程是：首先进入“复位状态”，m1打开，对光敏二极管复位；然后进入“取样状态”，m1关闭，光照射到光敏二极管上产生光生载流子，并通过源跟随器m2放大输出；最后进入“读出状态”，这时行选通管m3打开，信号通过列总线输出。

对数响应型cmos-aps[9]拥有很高的动态范围，其像素单元结构如图6所示。它由光敏二极管、负载管m1、源跟随器m2和行选通管m3组成，负载管栅极是一恒定偏置电压（不一定要是电源电压），该像素单元输出信号与入射光信号成对数关系，它的工作特点是光线被连续地转化为信号电压，而不像一般aps那样存在复位和积分过程。但是，对数响应型cmos-aps的一个致命缺陷就是对器件参数相当敏感，特别是阈值电压。

pps和aps都是在像素外进行模/数（a/d）转换的，而dps[3]将模/数（a/d）转换集成在每一个像素单元里，每一个像素单元输出的是数字信号，工作速度更快，功耗更低。这种传感器还处于研究阶段。 

　　3 主要特点 

　　表1给出ccd与cmos图像传感器的性能比较，与ccd图像传感器相比，cmos图像传感器具有明显的优势。

ccd 存储的电荷信息，需在同步信号控制下一位一位地实施转移后读取，电荷信息转移和读取输出需要有时钟控制电路和三组不同的电源相配合，整个电路较为复杂，速度较慢。cmos光电传感器[10,11] 经光电转换后直接产生电压信号，信号读取十分简单，还能同时处理各单元的图像信息，速度比ccd快得多。 

　　ccd与cmos两种传感器在“内部结构”和“外部结构”上都是不同的[12]。ccd器件的成像点为x－y纵横矩阵排列，每个成像点由一个光电二极管和其控制的一个电荷存储区组成；ccd仅能输出模拟电信号，输出的电信号还需经后续地址译码器、模数转换器、图像信号处理器处理，并且还需提供三相不同电压的电源和同步时钟控制电路。cmos器件的集成度高、体积小、重量轻， 

　　它最大的优势是具有高度系统整合的条件，因为采用数字——模拟信号混合设计，从理论上讲，图像传感器所需的所有功能，如垂直位移、水平位移暂存器、传感器阵列驱动与控制系统（cds）、模数转换器（adc）接口电路等完全可以集成在一起，实现单芯片成像，避免使用外部芯片和设备，极大地减小了器件的体积和重量。安捷伦科技[13]采用一种新型的业内标准——32针 clcc（陶瓷无引线芯片载体）研制出应用cmos图像传感器的数码相机原型产品，只有30mm×30mm×2.5mm大小，非常适合工程监控和工厂自动化等领域。 

　　从功耗和兼容性来看[14]，ccd需要外部控制 信号和时钟信号来获得满意的电荷转移效率，还需要多个电源和电压调节器，因此功耗大；而cmos-aps使用单一工作电压，功耗低，仅相当于ccd的1/10-1/100，还可以与其他电路兼容，具有功耗低、兼容性好的特点。 

　　ccd传感器需要特殊工艺，使用专用生产流程，成本高；而cmos传感器使用与制造半导体器件90％的相同基本技术和工艺，且成品率高，制造成本低，目前用于摄像的50万像素的cmos传感器不到10美元。 

　　ccd使用电荷移位寄存器，当寄存器溢出时就会向相邻的像素泄漏电荷，导致亮光弥散，在图像上产生不需要的条纹。而cmos-aps中光探测部件和输出放大器都是每个像素的一部分，积分电荷在像素内就被转为电压信号，通过x-y输出线输出，这种行列编址方式使窗口操作成为可能，可以进行在片平移、旋转和缩放，没有拖影、光晕等假信号，图像质量高。 

　　高速性是cmos电路的固有特性，cmos图像传感器可以极快地驱动成像阵列的列总线，并且adc在片内工作具有极快的速率，对输出信号和外部接口干扰具有低敏感性，有利于与下一级处理器连接。cmos图像传感器具有很强的灵活性，可以对局部像素图像进行随机访问，增加了工作灵活性。 

　　4 问题及其解决途径 

　　暗电流[15]是cmos图像传感器的难题之一。迄今为止，cmos成像器件均具有较大的像素尺寸，因此，在正常范围内也会产生一定的暗电流。通过改进cmos工艺，压缩结面积可降低暗电流的发生率，也可通过提高帧速率（frame rate）来缩短暗电流的汇集时间，从而减弱暗电流的影响。 

　　噪声的大小直接影响cmos图像传感器对信号的采集和处理，因此如何提高信噪比是cmos图像传感器的关键技术之一[16-19]。噪声主要包括散粒噪声、热噪声、1/f噪声、非均匀噪声和固定图像噪声。其中散粒噪声和热噪声是由载流子引起的，1/f噪声和非均匀噪声是由材料的缺陷和不均匀性引起的，固定图像噪声是因为工艺的误差使相邻输出信号的源跟随器不匹配引起的。采取以下措施可抑制噪声和提高灵敏度：（1）采用减少失调的独特电路，使用制造更加稳定的晶体管专用工艺；（2）每个像元内含一个对各种变化灵敏度相对较低的放大器；（3）借鉴ccd图像传感器的制备技术，采用相关双取样电路（cds）技术和微透镜阵列技术；（4）光敏二极管设计成针形结构或掩埋形结构。 

　　为了提高cmos-aps的填充系数，近几年国外开发的cmos-aps均具有微透镜阵列结构，在整个cmos-aps像元上放置一个微透镜将光集中到有效面积上，可以大幅度提高灵敏度和填充系数。 

　　动态范围是反映图像传感器性能的主要指标之一[6]，目前cmos图像传感器的动态范围还稍逊于ccd，虽然对数响应型cmos图像传感器的动态范围可达120db，但同时也增加了图像噪声，影响了图像质量。提高动态范围的方法之一就是利用pecvd超高真空系统以及专用集成电路（asic）薄膜技术，改进光电二极管的材料组合，提高低灰度部位的感光度，同时在像素电路的结构及驱动方法上下功夫，实现低灰度时自动转换到线形输出，高灰度时自动转换到对数压缩输出。 

　　5 研究进展 

　　视频便携式摄像机、掌上电脑、pda和保安设备的巨大需求推动了cmos图像传感器的广泛应用。其中以aps发展最为迅速，过去工艺中各种 不易解决的技术问题现在都能找到相应的解决办法，图像质量得到大大改善，像素规模已由最初的几万像素发展到现在的几百万上千万像素。cds电路，技术彩色滤波器阵列技术，数字信号处理（dsp）技术，噪声抑制技术不断有新突破，目前cmos传感器大都采用0.35mm或0.5mm的cmos制造工艺，cmos单元面积上的像素数已与ccd相当，因此可基本达到ccd器件的高分辨率。为了适应技术发展和市场的需要，业界近年主要致力于深亚微米（主要是0.25mm和0.18mm）技术的开发。2000年9月美国foveon和国家半导体公司采 用 0.18mm cmos工艺开发出1600万像素（4096×4096）cmos图像传感器，是目前最大的数字-模拟混合芯片。其像素是以前发表的照相机 cmos图像传感器的3倍，是当今低档消费数码相机中普遍使用cmos图像传感器的50倍，其芯片内的晶体管数为7000万个，芯片尺寸为 22mm×22mm，这是迄今为止全球集成度最高的器件，这种图像传感器在分辨率和图像质量方面取得了重大突破，标志着cmos图像传感器在分辨率和质量两方面的飞跃。 

　　cmos传感器芯片已广泛用于数码相机、保安监控和医疗设备等诸多领域。在低分辨率应用领域中，pinkhill[21]公司用于娱乐和玩具行业的成像系统，marshall公司推出的单片照相机，vlsivision公司生产的用于儿童娱乐即时拍照新概念相机，韩国汉城国立大学电子工程学院集成系统 实验室利用64×256阵列传感器开发的指纹识别系统等；在中、高分辨率应用领域 [22]，cmos图像传感器也得到广泛的发展和应用，如vlsivision生产的单色384×287像素和320×243像素的cmos摄像机及阵列达1000×800的用于数字相机的彩色图像传感器，美国omnivision公司开发的cmos图像传感器系列产品有 640×480，1024×768(黑白、彩色)图像传感器及正在开发的高分辨率1280×1024图像传感器，rockwell半导体系统所研制的用于数字和视频领域的640×480，800×600，960×720阵列高分辨率cmos图像传感器，美国宇航局喷气实验室设计制造的含有 1024×1024阵列cmos图像传感器的彩色相机，sunni公司正在开发用于指纹识别和二维条形码识别的高集成度cmos图像传感器。 

　　目前cmos图像传感器主要朝着高分辨率、高动态范围、高灵敏度、超微型化、数字化、多功能化的方向发展[22]。随着cmos图像传感器技术的完善和发展，它的应用范围也会不断拓宽，全球cmos图像传感器销售量将逐年大幅度增长。据in-stat[11,12]的统计和预测，1997年全球cmos 图像传感器销售总额为0.54亿美元，1998年增至2.18亿美元，1999年则达到了10.03亿美元。2000年销售总额在1999年的基础上翻了大约一番，增至20.58亿美元，2001年增至36.78亿美元，其中，2005年cmos图像传感器出货量占所有图像传感器的比例将由2001年的 23%提高至47%。cmos图像传感器的价格也将从1999年的10美元下跌至2004年的5美元以下。到2004年，置入移动设备的cmos相机，在全球市场将达到6000万部，销售额达到3亿美元。

　　专家们认为，21世纪初全球cmos图像传感器市场将在pc摄像机、移动通信市场、数码相机、摄像机市场市场等领域获得大幅度增长，在未来的几年时间内，在130万像素至200万像素之下的产品中，将开始以cmos传感器为主流。 2003年全球个人电脑的发货量达到1.9亿台，数码相机和pda的销量将分别超过5400万台和1900万台，移动电话的发货量也达到4.18亿台，其中有很多带有数码摄像装置。以小型化和低功耗cmos图像传感器为核心的摄像机正在成为消费类产品的主流，上述领域将为图像传感器市场带来巨大发展。业界分析预测，在2004-2005年，国际应用市场上cmos图像传感器将超越ccd图像传感器，可以相信一个崭新的数字图像技术时代即将来临。

　　【it168 应用】在日常操作和维护计算机的过程中，常常可以听到有关bios设置和cmos设置的一些说法，许多人对bios和cmos经常混为一谈。本文主要阐述对bios设置和cmos设置在基本概念上的区分与联系。

　　所谓bios，实际上就是微机的基本输入输出系统(basic input-output system)，其内容集成在微机主板上的一个rom芯片上，主要保存着有关微机系统最重要的基本输入输出程序，系统信息设置、开机上电自检程序和系统启动自举程序等。

　　bios rom芯片不但可以在主板上看到，而且bios管理功能如何在很大程度上决定了主板性能是否优越。bios管理功能主要包括：

　　1. bios中断服务程序

　　bios中断服务程序实质上是微机系统中软件与硬件之间的一个可编程接口，主要用来在程序软件与微机硬件之间实现衔接。例如，dos和 windows操作系统中对软盘、硬盘、光驱、键盘、显示器等外围设备的管理，都是直接建立在bios系统中断服务程序的基础上，而且操作人员也可以通过访问int 5、int 13等中断点而直接调用bios中断服务程序。

　　2.bios系统设置程序

　　微机部件配置记录是放在一块可读写的 cmos ram 芯片中的，主要保存着系统基本情况、cpu特性、软硬盘驱动器、显示器、键盘等部件的信息。在 bios rom芯片中装有\”系统设置程序\”，主要用来设置cmos ram中的各项参数。这个程序在开机时按下某个特定键即可进入设置状态，并提供了良好的界面供操作人员使用。事实上，这个设置cmos参数的过程，习惯上也称为\” bios设置\”。一旦cmos ram芯片中关于微机的配置信息不正确时，轻者会使得系统整体运行性能降低、软硬盘驱动器等部件不能识别，严重时就会由此引发一系统的软硬件故障。

　　3. post上电自检

　　微机按通电源后，系统首先由post(power on self test,上电自检)程序来对内部各个设备进行检查。通常完整的post自检将包括对 cpu、640k基本内存、 1m以上的扩展内存、rom、主板、cmos存贮器、串并口、显示卡、软硬盘子系统及键盘进行测试，一旦在自检中发现问题，系统将给出提示信息或鸣笛警告。

　　4. bios系统启动自举程序

　　系统在完成 post自检后， rom bios 就首先按照系统 cmos设置中保存的启动顺序搜寻软硬盘驱动器及cd-rom、网络服务器等有效地启动驱动器，读入操作系统引导记录，然后将系统控制权交给引导记录，并由引导记录来完成系统的顺利启动。

　　cmos(本意是指互补金属氧化物半导体存储嚣，是一种大规模应用于集成电路芯片制造的原料)是微机主板上的一块可读写的ram芯片，主要用来保存当前系统的硬件配置和操作人员对某些参数的设定。cmosram芯片由系统通过一块后备电池供电，因此无论是在关机状态中，还是遇到系统掉电情况，cmos信息都不会丢失。

　　由于cmosram芯片本身只是一块存储器，只具有保存数据的功能，所以对cmos中各项参数的设定要通过专门的程序。早期的cmos设置程序驻留在软盘上的(如ibm的pc/at机型)，使用很不方便。现在多数厂家将cmos设置程序做到了bios芯片中，在开机时通过按下某个特定键就可进入cmos设置程序而非常方便地对系统进行设置，因此这种cmos设置又通常被叫做bios设置。

　　bios是主板上的一块eprom或eeprom芯片，里面装有系统的重要信息和设置系统参数的设置程序(biossetup程序);cmos是主板上的一块可读写的ram芯片，里面装的是关于系统配置的具体参数，其内容可通过设置程序进行读写。cmosram芯片靠后备电池供电，即使系统掉电后信息也不会丢失。bios与cmos既相关又不同：bios中的系统设置程序是完成cmos参数设置的手段;cmosram既是bios设定系统参数的存放场所，又是bios设定系统参数的结果。因此，完整的说法应该是\”通过bios设置程序对cmos参数进行设置\”。由于 bios和cmos都跟系统设置密初相关，所以在实际使用过程中造成了bios设置和cmos设置的说法，其实指的都是同一回事，但bios与cmos却是两个完全不同的概念，千万不可搞混淆。

　　众所周知，进行bios或cmos设置是由操作人员根据微机实际情况而人工完成的一项十分重要的系统初始化工作。在以下情况下，必须进行bios或cmos进行设置：

　　1、新购微机

　　即使带pnp功能的系统也只能识别一部分微机外围设备，而对软硬盘参数、当前日期、时钟等基本资料等必须由操作人员进行设置，因此新购买的微机必须通过进行cmos参数设置来告诉系统整个微机的基本配置情况。

　　2.新增设备

　　由于系统不一定能认识新增的设备，所以必须通过cmos设置来告诉它。另外，一旦新增设备与原有设备之间发生了irq、dma冲突，也往往需要通过bios设置来进行排除。

　　3.cmos数据意外丢失

　　在系统后备电池失效、病毒破坏了 cmos数据程序、意外清除了cmos参数等情况下，常常会造成cmos数据意外丢失。此时只能重新进入bios设置程序完成新的cmos参数设置。

　　4.系统优化

　　对于内存读写等待时间、硬盘数据传输模式、内/外 cache的使用、节能保护、电源管理、开机启动顺序等参数， bios中预定的设置对系统而言并不一定就是最优的，此时往往需要经过多次试验才能找到系统优化的最佳组合。